Guía Rápida

Requerimientos previos

Antes de utilizar la plataforma, se deben cumplir con algunos requerimientos mínimos de hardware y software.

Hardware

Se debe disponer de las tres placas que conforman el proyecto,

• PHRBoard
• S3Power
• OOCDLink

Además se necesita contar con una fuente de alimentación continua de 5 V (500mA), un cable de adaptación USB a mini-USB y el cable adaptador de 20 a 6 pines.

Software

En cuanto a los requerimientos de software debemos hablar de dos etapas. Por uno lado el software provisto por el fabricante de la FPGA. Y por otro lado la herramienta informática que nos permitirá transferir nuestro diseño en el dispositivo lógico reconfigurable (el software desarrollado por por el proyecto PHR).

Software del fabricante Xilinx Inc.

Xilinx Inc. ofrece dos suite de herramientas para el diseño basados en sus dispositivos, el ISE Design Tools y el Vivado Desing Tools. Para ambos se puede acceder a una licencia limitada para uso académico. Se debe descargar una de estas versiones, se recomienda el ISE Design Tools. Para obtener cualquier de los software de Xilinx vaya a este link.

Software desarrollado para el proyecto PHR

Una vez que se cuente con el software de Xilinx, se debe proceder a instalar el programa que se utilizará para transferir nuestro diseño a la FPGA, el PHRGUI. Este software fue escrito especialmente para el proyecto, pero también puede tener aplicación en proyectos similares. El PHRGUI consisten de un conjunto de paquetes que ofrecen un interfaz sencillo para el usuario de la PHR. El software se encuentra liberado bajo licencia de libre y para la correcta instalación del mismo se debe seguir la Guía de Instalación y Uso disponible desde el siguiente link.

Paso 1

Conecte la placa S3Power en la PHRBoard como se ve en la figura de abajo. Aquí se debe tener especial cuidado con la orientación de la placa S3Power (haga click sobre la imagen para una mejor visualización).

Una vez conectada las placas, alimente con una fuente de tensión continua de 5V.

Paso 2

Conecte a través del cable adaptador USB-miniUSB la placa OOCDLink con su computadora. Luego conecte la placa OOCDLink con la PHRBoard utilizando el cable adaptador de 20 a 6 pines. Este último cable viene ya conectado a la placa OOCDLink.

Paso 3

Utilizando el software de Xilinx, realice el diseño digital que quiera probar en la PHR. En el proceso de creación de un proyecto debe tener especial atención en la elección del dispositivo. Recuerde que la familia FPGA utilizada en el proyecto PHR es la Spartan 3A, dispositivo XC3S200A, empaquetado en VQ100 y la velocidad -4.

Recuerde que el proceso para la implementación de un diseño digital sobre un dispositivo lógico programables es, síntesis->implementación->Generación del bitstream. Para las últimas dos etapas es necesario realizar la asignación de pines de la entidad que tiene la arquitectura descripta. Aquí se necesitará utilizar un archivo llamado UCF, el cual contiene información complementaria para que la herramienta de Xilinx pueda lograr obtener el bitstream final que luego será transferido a la FPGA. En esta etapa se debe descargar el archivo UCF desde este link que le servirá de base a su proyecto. Se debe renombrar algunos puertos y comentar otros no utilizados.

Paso 4

Una vez obtenido el bitstream desde el ISE Design Tools, se debe ejecutar el software PHRGUI. En lo que respecta a hardware, se debe verificar que el jumper P3 se encuentre configurado en modo JTAG.

La herramienta PHRGUI permite Detectar y visualizar los dispositivos conectados a través del protocolo JTAG. Sí no se detecta en la primera vez, se debe intentar una vez más.

El software mostrará que detectó dos dispositivos, la FPGA y la memoria de programación PROM. Debemos seleccionar el dispositivo que deseamos configurar, Elegir el archivo bitstream logrado en los pasos anteriores y luego hacer click en el botón Transferir.

Recuerde que la FPGA utilizada no posee memoria interna, por lo que si la intensión es mantener el diseño en el dispositivo, se debe Transferir el bitstream en la memoria PROM. Luego configurando el jumper P3 a PROM, la FPGA cargará su configuración desde la memoria PROM presionando el RESET_PROG. El led PROG_DONE indica que el proceso ha sido realizado con éxito.